缓冲家庭提供了PCIe 4兼容的解决方案。
硅实验室引进了一种新型的低功率PCI Express (PCIe) 1/2/3/4时钟缓冲器，在1.5 V和1.8 V的应用中提供超低的抖动时钟分布。
硅实验室的新Si532xx PCIe时钟缓冲器的附加抖动性能为40 fs RMS(典型)，提供了超过90%的空白，以严格的PCIe Gen 3和Gen 4抖动规范，简化了时钟分布，降低了产品开发的风险。
越来越多的数据中心硬件设计，包括网络接口卡(NICs)、PCIe总线扩展器和高性能计算(HPC)加速器使用低功耗1.5 V或1.8 V的电源，以减少总功耗。Si532xx缓冲器由一个1.5 V-1.8 V电源供应，并具有12个时钟输出，非常适合在低功率设计中提供低抖动的PCIe时钟分布。Si532xx时钟支持PCIe公共时钟，独立的引用没有扩展(SRNS)和独立的引用独立扩展(SRIS)体系结构，使它们能够在各种各样的应用程序中使用。
Si532xx时钟为非基于pll的扇出缓冲器，支持在不影响信号完整性的情况下分配扩频时钟信号。随着服务器和存储应用程序中PCIe端点的数量不断增加，系统设计人员的任务是缓冲更多PCIe参考时钟的副本。新的Si532xx家庭的超低抖动性能使设计人员能够层叠多个缓冲区，同时还能满足0.5 ps RMS的最大允许系统PCIe抖动预算。
Si532xx设备输出驱动利用了硅实验室的推拉HCSL技术，这消除了使用恒流输出驱动技术的传统PCIe缓冲器所要求的外部终止电阻的需要。内部电源滤波防止了电源噪音降低了时钟抖动的性能，消除了相互竞争的解决方案所要求的离散的低退出率。Si532xx家庭同时支持85欧姆和100欧姆阻抗选项。
“我们利用了硅实验室在高性能时钟设计方面的专业知识，以减少PCIe时钟分发应用程序中的抖动和耗电量，”硅实验室计时产品的高级市场总监詹姆斯·威尔逊(James Wilson)说。“我们新的Si532xx家族展示了硅实验室致力于帮助巩固和简化数据中心、工业、通信和消费者设计中的高速时钟树设计。”
由于时钟抖动是所有PCIe应用程序的关键设计参数，硅实验室提供PCIe 1/2/3/4软件，可以简化PCIe抖动测量。这个易于使用的实用工具可供开发人员下载。
Si532xx PCIe时钟缓冲的示例和生产数量现在可以在多个输出选项中使用。Si53212、Si53208和Si53204时钟提供12、8和4个PCIe时钟输出。样品船在两周内，生产数量在四周内可用。
